記者／林姿吟
隨著IC設計日益複雜，半導體製程從次微米逐漸走向奈米。進入深次微米的製程後，業者必須承擔更高的光罩製作和Tapeout成本；其中如何確保一次投片就能成功，是業者必須把握的決勝關鍵。在面對重重困難之下，目前業者大都仰賴可製造性設計(DFM)和光學近似校正(OPC)來解決上述問題；但DFM與OPC的使用卻大幅提升了晶片的data size，如何快速地檢視Giga級的晶片資料巳成為IC後段設計的瓶頸。業者必須在採用DFM與OPC方法前，先找出光罩上的設計問題才是根本解決之道。利用專業的IC佈局檢視平台(layout Platform)，不僅可提高電路設計階段的正確性，更能進而發現設計上的問題。
為提供台灣半導體大廠對於專業IC佈局檢視平台的迫切需要，鈦思科技特別於今年一月引進日本專業的EDA大廠—TOOL公司，旗下所代理的專業IC佈局檢視平台(layout Platform)—LAVIS。為讓您更能深入了解最新的LAVIS 7.0版及其相關產品如何解決您在IC佈局上所面臨的難題，鈦思科技特別舉辦【LAVIS：新一代IC佈局檢視平台】技術研討會。會中將邀請到日本原廠的高階主管為您剖析目前65柰米後的製程所面對的挑戰外，並有專業工程人員以深入淺出的方式，為您展示LAVIS產品的優異性能。除此之外，我們特別邀請到半導體設計和晶圓製造技術的供應大廠—Brion Technologies公司的劉華玉副總為您進行專題演講；主題將介紹其運算式微影技術如何協助半導體製造商模擬真實電路模型，進而修正晶圓製造過程中出現的偏差。
主辦單位：鈦思科技
活動對象：IC 設計、設計服務、Layout佈局、Foundry半導體封裝製作、Mask house光罩、半導體封裝測試等研發工程師及製程工程師等
活動時間：2007.05.16 13:30~17:00
活動地點：新竹 國賓飯店11樓 竹萱廳 (新竹市中華路二段188號)
活動費用：免費
活動網址：
http://www.terasoft.com.tw/events/seminar/2007/lavis/lavis.asp